Docket No.: 57454-180

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Toyohiko YOSHIDA

Serial No.:

Group Art Unit:

Filed: July 25, 2001

Examiner:

For:

DATA PROCESSING DEVICE WITH INSTRUCTION TRANSLATOR AND

MEMORY INTERFACE DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2001-012687, filed January 22, 2001

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:prp

Date: July 25, 2001

Facsimile: (202) 756-8087

July 25,200

日本国特許庁 McDermott, Will & Emery PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の曹類に記載されている事項は下記の出願**書**類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2001年 1月22日


出 願 番 号 Application Number:

特願2001-012687

出 願 人 Applicant (s):


三菱電機株式会社





CEPTIFIED COPY OF PRICHALL DOCUMENT

CERTIFIED COPY OF PRIORITY DOCUMENT









出証番号 出証特2001-3006755

【書類名】

特許願

【整理番号】

527420JP01

【提出日】

平成13年 1月22日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 9/30

G06F 9/455

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

吉田 豊彦

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100091409

【弁理士】

【氏名又は名称】 伊藤 英彦

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

1

【選任した代理人】

【識別番号】 100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】

008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 命令トランスレータを備えたデータ処理装置およびメモリイン タフェース装置

【特許請求の範囲】

【請求項1】 プロセッサコアと、

前記プロセッサコアと、所定の外部メモリ空間にマップされる外部メモリとの間に設けられるメモリインタフェース部とを含み、

前記メモリインタフェース部は、

前記プロセッサコアから前記外部メモリ空間へのアクセスのためのアドレス値 を受け、前記外部メモリから命令をフェッチするための命令フェッチ手段と、

前記外部メモリから受ける、前記プロセッサコアに対する非ネイティブ命令を ネイティブ命令に変換するための変換器と、

前記プロセッサコアから前記外部メモリ空間へのアクセス時のアドレス値が所 定領域内にあるか否かに依存して、前記外部メモリ空間から読出された命令と、 前記外部メモリ空間から読み出された命令を前記変換器で変換した結果の命令と のいずれかを選択的に前記プロセッサコアに与えるための選択手段とを含む、命 令トランスレータを備えたデータ処理装置。

【請求項2】 前記命令フェッチ手段は、

前記プロセッサコアから前記外部メモリ空間へのアクセス時のアドレスに対し て所定の変換を行なうためのアドレス変換手段と、

前記アドレスが、前記所定領域内にあるか否かにしたがって、前記プロセッサコアからのアドレスと、前記アドレス変換手段の出力するアドレスとのいずれかを選択的に前記外部メモリに与えるための手段とを含む、請求項1に記載の命令トランスレータを備えたデータ処理装置。

【請求項3】 前記変換手段は、入力されたアドレス値を2のn乗(nは自然数)で除して出力する除算手段を含む、請求項2に記載の命令トランスレータを備えたデータ処理装置。

【請求項4】 前記除算手段は、入力されたアドレス値を n ビット右シフト するシフタを含む、請求項3に記載の命令トランスレータを備えたデータ処理装

置。

【請求項5】 プロセッサコアと、所定の外部メモリ空間にマップされる外部メモリとの間に設けられるメモリインタフェース装置であって、

前記プロセッサコアから前記外部メモリ空間へのアクセスのためのアドレス値 を受け、前記外部メモリから命令をフェッチするための命令フェッチ手段と、

前記外部メモリから受ける、前記プロセッサコアに対する非ネイティブ命令を ネイティブ命令に変換するための変換器と、

前記プロセッサコアから前記外部メモリ空間へのアクセス時のアドレス値が所 定領域内にあるか否かに依存して、前記外部メモリ空間から読出された命令と、 前記外部メモリ空間から読み出された命令を前記変換器で変換した結果の命令と のいずれかを選択的に前記プロセッサコアに与えるための選択手段とを含む、命 令トランスレータを備えたメモリインタフェース装置。

【請求項6】 前記命令フェッチ手段は、

前記プロセッサコアから前記外部メモリ空間へのアクセス時のアドレスに対して所定の変換を行なうためのアドレス変換手段と、

前記アドレスが、前記所定領域内にあるか否かにしたがって、前記プロセッサ コアからのアドレスと、前記アドレス変換手段の出力するアドレスとのいずれか を選択的に前記外部メモリに与えるための手段とを含む、請求項5に記載の命令 トランスレータを備えたメモリインタフェース装置。

【請求項7】 前記変換手段は、入力されたアドレス値を2のn乗(nは自然数)で除して出力する除算手段を含む、請求項6に記載の命令トランスレータを備えたメモリインタフェース装置。

【請求項8】 前記除算手段は、入力されたアドレス値を n ビット右シフト するシフタを含む、請求項7に記載の命令トランスレータを備えたメモリインタ フェース装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明はあるプロセッサにとっての非ネイティブ命令を、そのプロセッサの

ネイティブ命令に変換するための命令トランスレータを備え、非ネイティブ命令からなる処理ルーチンとネイティブ命令からなる処理ルーチンの混在したプログラムを高速に実行することが可能なデータ処理装置とそのためのメモリインタフェース装置とに関する。

[0002]

【従来の技術】

プロセッサアーキテクチャとそのプロセッサで実行可能な命令体系とは密接な関係を持つ。一方、プロセッサアーキテクチャが進化して命令体系が新しくなると、旧命令体系で実現されたプログラムコードはそのままでは実行不可能となることが通常である。どのようにして旧命令体系で実現されたプログラム資産を有効に承継するかが問題となる。そのため、ある命令体系を持つ新プロセッサで、旧命令体系にしたがって設計された旧プロセッサ用に記述されたプログラムを実行するようにするための手法が多く開発されている。

[0003]

旧プロセッサ用に記述されたプログラムを新プロセッサで実行するために従来行なわれている代表的な方法に、新プロセッサのハードウェアに旧プロセッサの機能を持たせる方法がある。図21を参照して、そうした方法を実現する従来のデータ処理装置500は、旧プロセッサの命令と新プロセッサの命令との双方をデコードする機能を有する多機能命令デコーダ5およびそれら命令を実行する機能を有する演算部6を備えたプロセッサ1と、プロセッサ1に接続されるバス4と、バス4に接続されるデータメモリ2および命令メモリ3とを含む。

[0004]

命令メモリ3は、旧プロセッサの命令と新プロセッサの命令との双方を保持する。多機能命令デコーダ5は、命令メモリ3から読出され、バス4を介してプロセッサ1に転送された命令をデコードする。このとき、多機能命令デコーダ5は、この命令が新プロセッサ用のものであっても、旧プロセッサ用のものであってもデコードする機能を有する。デコードされた命令は演算部6によって実行される。データメモリ2には、新プロセッサ用の命令からも、旧プロセッサ用の命令からもアクセスできる。

[0005]

このように新プロセッサのハードウェアに旧プロセッサのハードウェアの機能を持たせる例は、たとえば「IA-32 Application Execution Model in an IA-64 System Environment」(IA-64 Application Developer & Architecture Guide, Chapter 6, May 1999)に詳しく記載されている。

[0006]

旧プロセッサ用に記述されたプログラムを新プロセッサで実行するための従来の他の方法として、旧プロセッサ用のソフトウェアを新プロセッサ用のソフトウェアに変換した後に実行する方法、および旧プロセッサ用の命令の動作を新プロセッサ用のソフトウェアでエミュレートする方法がある。この方法は例えば、Tom Thompsonによる「An Alpha in PC Clothing (Digital Equipment's new x86 emulator technology makes an Alpha system a fast x86 clone)」 (BYTE, pp. 195-196, February 1996) に詳しく記載されている。

[0007]

ところで、ある命令体系で記述されたプログラムを他の命令体系にしたがって設計されたプロセッサで実行することは、これ以外の場合にも有効である。たとえば、ある命令体系のサブセットを定義してその縮小された命令体系でプログラムを記述すると、プログラムサイズを小さくすることができる。また、JAVATM (Java及びすべてのJava関連の商標及びロゴは、米国及びその他の国における米国Sun Microsystems, Incの商標又は登録商標である。) 言語は、仮想的なプロセッサの命令体系を定めてプログラムを記述し、その同一のプログラムを複数のプロセッサでそれぞれのプロセッサの命令体系を用いて実行する仕組みとなっている。このためJAVA言語で記述されたプログラムは、異なる命令体系の複数種類のプロセッサで共有して実行することができる。

[0008]

プログラムサイズを小さくする目的でサブセットの縮小命令体系を作り、プロセッサの多機能命令デコーダで非縮小命令体系の命令と縮小命令体系の命令との双方の命令をデコードする方法は既に多数提案されている。たとえばJames L. Turleyによる「Thumb Squeezes ARM Code Size (New Core Module Provides Opti

mized Second Instruction Set)」 (Micro Processor Report, Vol. 9, No. 4, pp. 1, 6-9, March 27, 1995) の記載を参照。

[0009]

【発明が解決しようとする課題】

しかし、上述したような従来の手法には、いずれも以下に述べるような問題点がある。

[0010]

複数個の命令体系によって記述されたプログラムを実行する機能をプロセッサのハードウェアに持たせる場合、ハードウェアが複雑になり、かつそのサイズが大きくなる。また、実行すべき命令体系を追加したり変更したりする場合には、ハードウェア全体を設計し直す必要があり、柔軟に対応することが困難である。

[0011]

ソフトウェアによりプログラムを変換する場合には次のような問題がある。プログラム自体を変換する場合には、変換後プログラムを保持するために大容量のメモリを新たに必要とする。その結果、メモリのコストが増大しデータ処理装置のコストも上昇する。また命令の動作を他の命令体系の命令でエミュレートする場合には、演算結果をエミュレートすることが必要であることはもちろん、プログラムカウンタの値、および必要がある場合にはフラグまでエミュレートしなければならない。そのため、一つの命令の動作を、別の体系の多数の命令で置換することが必要になる。その結果、動作速度が大幅に低下するという問題がある。

[0012]

この発明はこうした問題を解決するためになされたもので、プロセッサのハードウェア自体は変更せずに、複数個の異なる命令体系の命令からなるプログラムをネイティブ命令を用いて高速に実行可能なデータ処理装置であって、大容量のメモリを必要としないデータ処理装置、およびそのための命令トランスレータを備えたメモリインターフェース装置を提供することを目的とする。

[0013]

【課題を解決するための手段】

請求項1に記載の発明にかかるデータ処理装置は、プロセッサコアと、プロセ

ッサコアと所定の外部メモリ空間にマップされる外部メモリとの間に設けられる メモリインタフェース部とを含み、メモリインタフェース部は、プロセッサコア から外部メモリ空間へのアクセスのためのアドレス値を受け、外部メモリから命 令をフェッチするための命令フェッチ手段と、外部メモリから受ける、プロセッ サコアに対する非ネイティブ命令をネイティブ命令に変換するための変換器と、 プロセッサコアから外部メモリ空間へのアクセス時のアドレス値が所定領域内に あるか否かに依存して、外部メモリ空間から読出された命令と、外部メモリ空間 から読み出された命令を変換器で変換した結果の命令とのいずれかを選択的にプロセッサコアに与えるための選択手段とを含む。

[0014]

プロセッサ外部では非ネイティブ命令およびネイティブ命令がバス上を転送されるが、メモリインタフェース部において非ネイティブ命令はネイティブ命令に変換される。そのためプロセッサコア内部ではネイティブ命令のみが転送される。プロセッサコアは実行中の命令がネイティブ命令か、非ネイティブ命令かを判断することなく命令を単純に実行することにより、非ネイティブ命令処理ルーチンとネイティブ命令処理ルーチンとが混在するプログラムを実行することができる。プロセッサコア内部ではネイティブ命令のみなので、実行も高速である。

[0015]

請求項2に記載の発明にかかるデータ処理装置は、請求項1に記載の発明の構成に加えて、命令フェッチ手段は、プロセッサコアから外部メモリ空間へのアクセス時のアドレスに対して所定の変換を行なうためのアドレス変換手段と、アドレスが、所定領域内にあるか否かにしたがって、プロセッサコアからのアドレスと、アドレス変換手段の出力するアドレスとのいずれかを選択的に外部メモリに与えるための手段とを含む。

[0016]

非ネイティブ命令の命令長とネイティブ命令の命令長とが異なる場合でも、プロセッサコアは命令長の違いを意識する必要がない。

[0017]

請求項3に記載の発明にかかるデータ処理装置は、請求項2に記載の発明の構

成に加えて、変換手段は、入力されたアドレス値を2のn乗(nは自然数)で除 して出力する除算手段を含む。

[0018]

非ネイティブ命令の命令長がネイティブ命令の命令長を2のn乗で除した大き さのとき、単純な回路だけで非ネイティブ命令をフェッチするためのアドレス変 換を行なうことができる。

[0019]

請求項4に記載の発明にかかるデータ処理装置は、請求項3に記載の発明の構成に加えて、除算手段は、入力されたアドレス値をnビット右シフトするシフタを含む。

[0020]

非常に単純な回路で非ネイティブ命令をフェッチするためのアドレス変換が行なえる。

[0021]

請求項5に記載の発明にかかるメモリインタフェース装置は、プロセッサコアと、所定の外部メモリ空間にマップされる外部メモリとの間に設けられるメモリインタフェース装置であって、プロセッサコアから外部メモリ空間へのアクセスのためのアドレス値を受け、外部メモリから命令をフェッチするための命令フェッチ手段と、外部メモリから受ける、プロセッサコアに対する非ネイティブ命令をネイティブ命令に変換するための変換器と、プロセッサコアから外部メモリ空間へのアクセス時のアドレス値が所定領域内にあるか否かに依存して、外部メモリ空間から読出された命令と、外部メモリ空間から読み出された命令を変換器で変換した結果の命令とのいずれかを選択的にプロセッサコアに与えるための選択手段とを含む。

[0022]

プロセッサ外部では非ネイティブ命令およびネイティブ命令がバス上を転送されるが、メモリインタフェース部において非ネイティブ命令はネイティブ命令に変換される。そのためプロセッサコア内部ではネイティブ命令のみが転送される。プロセッサコアは実行中の命令がネイティブ命令か、非ネイティブ命令かを判

断することなく命令を単純に実行することにより、非ネイティブ命令処理ルーチンとネイティブ命令処理ルーチンとが混在するプログラムを実行することができる。プロセッサコア内部ではネイティブ命令のみなので、プロセッサコアにおける実行を高速にすることができる。

[0023]

請求項6に記載の発明にかかるメモリインタフェース装置は、請求項5に記載の発明の構成に加えて、命令フェッチ手段は、プロセッサコアから外部メモリ空間へのアクセス時のアドレスに対して所定の変換を行なうためのアドレス変換手段と、アドレスが、所定領域内にあるか否かにしたがって、プロセッサコアからのアドレスと、アドレス変換手段の出力するアドレスとのいずれかを選択的に外部メモリに与えるための手段とを含む。

[0024]

非ネイティブ命令の命令長とネイティブ命令の命令長とが異なる場合でも、プロセッサコアは命令長の違いを意識する必要がない。

[0025]

請求項7に記載の発明にかかるメモリインタフェース装置は、請求項6に記載の発明の構成に加えて、変換手段は、入力されたアドレス値を2のn乗(nは自然数)で除して出力する除算手段を含む。

[0026]

非ネイティブ命令の命令長がネイティブ命令の命令長を2のn乗で除した大き さのとき、単純な回路で非ネイティブ命令をフェッチするためのアドレス変換を 行なうことができる。

[0027]

請求項8に記載の発明にかかるメモリインタフェース装置は、請求項7に記載の発明の構成に加えて、除算手段は、入力されたアドレス値をnビット右シフトするシフタを含む。

[0028]

非常に単純な回路で非ネイティブ命令をフェッチするためのアドレス変換が行 なえる。

[0029]

【発明の実施の形態】

図1を参照して、この発明の実施の形態のデータ処理装置は、半導体集積回路上に形成されたプロセッサ510と、プロセッサ510に接続されたアドレスバス31、データバス32および制御バス33と、いずれもアドレスバス31、データバス32および制御バス33に接続された、データメモリ521、ネイティブ命令用メモリ522、JAVA命令メモリ523、およびRAM(ランダムアクセスメモリ)520とを含む。

[0030]

図2を参照して、プロセッサ510は、半導体集積回路の1チップからなり、プロセッサのコア100と、命令メモリ501と、データメモリ502と、アドレスバス31、データバス32および制御バス33に接続されたバスインターフェイス部503と、これらを互いに接続してアドレスおよびデータを送信するためのデータアドレスバス106およびデータバス107と、コア100、命令メモリ501およびバスインターフェイス部503を相互に接続する64ビット幅の命令アドレスバス104および64ビット幅の命令バス105とを含む。

[0031]

コア100は、VLIW (Very Long Instruction Word) 型命令体系を有するプロセッサコアである。コア100は、命令バス105から入力されたVLIW命令をデコードするための命令デコーダ110と、命令デコーダ110によってデコードされた命令を実行するためのメモリ演算部130および整数演算部140と、メモリ演算部130および整数演算部140に複数のバスで接続された、ソフトウェアで読み書きできる汎用レジスタファイル120とを含む。

[0032]

命令デコーダ110は二つのサブ命令デコーダ111および112を含む。

メモリ演算部130は、アドレス演算器131、PC(プログラムカウンタ) 演算器132、シフタ133およびALU(Arithmetic Logic Unit)134な どの演算器を含む。メモリ演算部130は、サブ命令デコーダ111の出力にし たがい、メモリアクセス命令、PC制御命令、整数演算命令などを実行するため のものである。整数演算部140は、シフタ141、ALU142、乗算器143およびアキュムレータ144を含む。整数演算部140は、サブ命令デコーダ112の出力にしたがい整数演算命令を実行するためのものである。メモリ演算部130および整数演算部140は、2つのサブ命令を並列に実行する場合と、それぞれ独立に1つのサブ命令を実行する場合とがある。

[0033]

図3を参照して、プロセッサ510が有するレジスタファイル120は、64本の32ビット汎用レジスタであるレジスタ150~152、…、162、163を含む。なお後述するようにレジスタ163は二通りに使い分けられるので、それらをそれぞれレジスタ163aおよび163bとして便宜上別々のものとして示してある。プロセッサ510はさらに、制御レジスタ170~180を含む。また、図2に示すアキュムレータ144はそれぞれ64ビットの二つのアキュムレータ144aおよびアキュムレータ144bを含む。

[0034]

レジスタ150は常にゼロを保持するレジスタである。レジスタ162は非割込処理中のスタックトップのデータを保持するためのものである。レジスタ163bは非割込処理中のスタックポインタでスタックトップのすぐ下のデータのアドレスを保持するためのものである。

[0035]

レジスタ163は、PSW (プロセッサステータスワード)である制御レジスタ170中にあるモードビットで切り替わり、割込処理中はレジスタ163aとして使用され、非割込処理中はレジスタ163bとして使用される。

[0036]

制御レジスタ170~180は、それぞれ所定の要素のための専用のレジスタである。たとえば制御レジスタ170はPSWであって、演算により変化するフラグ、割込処理処理中か否か、割込マスク中か否か、デバック中か否かなど、プロセッサ510の動作モードを示すモードビットを含む。制御レジスタ172はプログラムカウンタ(PC)であり、現在実行中の命令のアドレスを示す。制御レジスタ171および173は、割込受付時、例外発生時、トラップ発生時にそ

れぞれ制御レジスタ170および172の値をコピーして保持するためのものである。そのほかの制御レジスタの役割に付いては図3に記載したとおりである。 それらは本発明と大きな関連を持たないので、記載を簡単にする目的でここでは それらについての詳細な説明は行なわない。

[0037]

[0038]

アキュムレータ144aおよび144bは、乗算結果、積和演算結果を保持するためのものである。アキュムレータ144aおよび144bはそれぞれ、汎用レジスタの2倍のビット長である64ビットのデータを保持することができる。

図4を参照して、制御レジスタ170が保持するPSWは32ビットであって、割込処理中か非割込処理中かを示すモードビットであるSMビット170aと、割込許可中か割込禁止中かを示すIEビット170bと、命令の実行条件を制御するF0ビット170cおよびF1ビット170dとを含む。この他に制御レジスタ170は、RPビット、MDビット、およびF2~F7の各ビットを含む。これらの意味については図4に示す通りである。割込み許可中はプロセッサ150へ外部から割込みが要求されているとき、VLIW命令の切れ目で割込みが受け付けられる。

[0039]

図5を参照して、プロセッサ510のバスインターフェース部503は、JAVAバイトコードをネイティブ命令にハードウェア(以下単に「HW」と呼ぶ。)トランスレート、すなわちハードウェア回路により変換するためのトランスレーション回路540と、制御バス33に接続され、HWトランスレーションの制御およびプロセッサ510のメモリ520~523へのアクセスを制御するための、アドレスレジスタ533を有する制御部532と、命令アドレスバス104およびデータアドレスバス106にそれぞれ接続された二つの入力と、信号線542に接続された出力とを有するセレクタ531と、信号線542上のアドレスを8で除して、すなわち3ビット右シフトして、信号線543上に出力するためのアドレス信号シフト回路534と、信号線543および542にそれぞれ接続された二つの入力と、信号線545に接続された出力とを有し、トランスレーシ

ョン回路540および制御部532から信号線546を介して与えられる信号により制御されるセレクタ535とを含む。

[0040]

バスインターフェース部503はさらに、トランスレーション回路の出力に接続された信号線544と、信号線545とにそれぞれ接続された二つの入力と、アドレスバス31の下位24ビットに接続された出力とを有するセレクタ538と、信号線562と4バイト幅の信号線541とにそれぞれ接続された選択側の2端子と、4バイト幅のデータバス32に接続された1端子とを有し、データバス32からの入力を信号線541または562のいずれかに選択的に出力し、また信号線562上のデータを選択してデータバス32上に出力する機能を有するセレクタ537と、信号線541に接続された入力と信号線560に接続された出力とを有するバス幅変換回路560と、トランスレーション回路540からの出力線539およびバス幅変換回路560からの8バイト幅の信号線563にそれぞれ接続された二つの入力と、命令バス105に接続された出力とを有するセレクタ536と、4バイト幅の信号線562と64ビット幅のデータバス107とにそれぞれ接続された二つの入出力端子を有するバス幅変換回路561とを含む。

[0041]

信号線541はトランスレーション回路540の入力にも接続されている。信 号線542は、制御部532にも接続されている。

[0042]

制御部532は、信号線531から受けるアドレス値が所定のアドレス領域内にあるかどうかを判断し、この判断に応じてセレクタ535、538および536を制御する。ここで所定のアドレス領域とは後述する図12のアドレス領域537に相当する。制御部532は受取るアドレス値がその所定のアドレス領域内にあるとき、信号線543を選択して信号線543のアドレス値(シフト回路534により信号線542のアドレス値が変換されたもの)を信号線545に与え、そうでないときには、信号線542を選択して信号線542のアドレス値を信号線545に与えるようにセレクタ535を制御する。また制御部532は、受

取るアドレス値がその所定のアドレス領域内にあるとき、信号線539を選択して信号線539の命令(トランスレーション回路539により非ネイティブ命令が変換された後のネイティブ命令)を信号線104に与え、そうでないときには信号線563を選択して信号線541の命令(ネイティブ命令)を信号線104に与えるようにセレクタ536を制御する。また制御部532は、受取るアドレス値がその所定のアドレス領域内にあるとき、信号線544を選択して信号線544のアドレス値を信号線31に与え、そうでないときには信号線545を選択して信号線545のアドレス値を信号線31に与えるようにセレクタ538を制御する。

[0043]

またプロセッサコア100は、メモリをアクセスするとき、命令アドレスで指定される命令に対するものか、またはデータアドレスで指定されるデータに対するものかを示す制御信号を出力する。セレクタ531は、この制御信号によって制御され、命令に対するアクセスのときは信号線104を選択し信号線104のアドレス値を信号線542に与え、データに対するアクセスのときは信号線106を選択し信号線106のアドレス値を信号線542に与える。同様に、セレクタ537もこの制御信号によって制御され、命令に対するアクセスのときは信号線541を選択し信号線32を信号線541と電気的に接続し、データに対するアクセスのときは信号線362を選択し信号線562を信号線107に接続する

[0044]

図6を参照して、トランスレーション回路540は、信号線541を介してメモリ523からデータバス32の幅にあわせて4バイト単位でフェッチしたJAVAバイトコードを一時的に蓄えるための入力バッファメモリ551と、入力バッファメモリ551から与えられるJAVAバイトコード1バイトを変換して8バイトのネイティブ命令一つを出力する変換器552と、変換器552の出力、信号線545および546からのアドレス信号および制御信号を受け、変換器552から出力されたネイティブコードを一時蓄えて信号線539に出力するための出力バッファメモリ553と、信号線544、545および546に接続され

、セレクタ535から信号線545を介して入力されたアドレスを管理するため のアドレス管理回路554とを含む。

[0045]

図7を参照して、プロセッサ510は、命令を以下のようにしてパイプライン処理する。プロセッサ510は、機能的には、メモリ演算部130と整数演算部140とで行なわれるサブ命令をそれぞれ実行するためのMUパイプ139およびIUパイプ149を含む。これらパイプはいずれも、命令フェッチステージ191、デコードおよびアドレス計算ステージ192、演算およびメモリアクセスステージ193およびライトバックステージ194からなる。

[0046]

命令フェッチステージ191は、命令をフェッチして命令デコーダ110中の命令レジスタ113に保持するステージである。デコードおよびアドレス計算ステージ192では、この命令がサブ命令デコーダ111、112でデコードされ、同時にレジスタファイル120(入力であることを示すためにレジスタファイル120aとする。)がアクセスされてオペランドおよびPCのアドレス計算が行なわれる。演算およびメモリアクセスステージ193では、整数演算およびデータメモリアクセス処理が行なわれる。ライトバックステージ194では、演算結果およびメモリからフェッチされたデータがレジスタファイル120(出力側であることを示すためにレジスタファイル120bとする。)に再び書込まれる

[0047]

図8を参照して、プロセッサ510の命令200は2ウェイのVLIW型命令であり、図示されるようなフォーマットを有する。すなわち、命令200は、各サブ命令の実行順序と長いサブ命令を定義するFMフィールド201a、201bと、サブ命令を格納するLコンテナ205およびRコンテナ206と、各サブ命令の実行条件を指定する条件(CC)フィールド203および204とを含む

[0048]

条件フィールド203および204は、制御レジスタ170であるPSW中の

フラグF0およびF1(F0ビット170cおよびF1ビット170d)の値に依存した条件を指定する。たとえば条件フィールド203が「000」のとき、Lコンテナ205に含まれるサブ命令は無条件に実行される。条件フィールド204が「101」のとき、Rコンテナ206に含まれるサブ命令はF0 =1 かつ F1 =1 のとき実行され、フラグF0およびF1(F0ビット170cおよびF1ビット170d)がそれ以外の値をとる場合は無効化される。

[0049]

FMフィールド201 a および201 b は、Lコンテナ205とRコンテナ206とに含まれるサブ命令を実行する場合の実行動作を指定する。実行動作としては4つある。1番目は、Lコンテナ205とRコンテナ206とに含まれるサブ命令を並列に実行する動作である。2番目は、Lコンテナ205のサブ命令をまず実行して次にRコンテナ206のサブ命令を実行する動作である。3番目は2番目の動作の逆であり、Rコンテナ206のサブ命令をまず実行して次にLコンテナ205のサブ命令を実行する動作である。4番目はLコンテナ205とRコンテナ206とに分割して保持された1つの長いサブ命令を実行する動作である。すなわち、FMフィールド201 a およびFMフィールド201 b の値によって、上述した4つの動作のいずれかが選択される。

[0050]

図9を参照して、Lコンテナ205およびRコンテナ206に保持されるサブ命令は以下のようなフォーマットを有する。サブ命令は28ビット長の短い命令と54ビット長の長いサブ命令とに分類される。短いサブ命令は、フォーマット211~217に示される7種類のフォーマットを有する。短いサブ命令フォーマットの概略をいえば、ビット位置0-9で演算の種類が示され、ビット位置10-27で最大3つのオペランドが指定される。長いサブ命令はフォーマット218に示されるようにビット位置0-9で演算の種類が示され、ビット位置10-53で32ビット長の即値データを含む最大3つのオペランドが指定される。なお、長いサブ命令の32ビットの即値はVLIW命令ビット位置26-31、36-43、および46-63に保持される。

[0051]

フォーマット211は、メモリアクセス演算(ロード/ストア演算)を行なう サブ命令のフォーマットである。フォーマット212は汎用レジスタに保持され たオペランド間の演算(OP演算)を行なうサブ命令のフォーマットである。フ オーマット213-217は分岐演算を行なうサブ命令のフォーマットである。 長いサブ命令のフォーマット218は、上記した3種類の演算全てに共通で使用 される。

[0052]

サブ命令を図7に示すようにプロセッサ510でパイプライン処理する場合には、OP演算、ロード/ストア演算、分岐演算のサブ命令はそれぞれ図10に示す4段のパイプライン221-223によって示されるように4段のパイプラインステージで実行される。これら各ステージは、図6に示される4つのステージに対応する。

[0053]

FMフィールド201 aおよび201 bによりサブ命令の実行順序が指定されたときには、サブ命令はMUパイプ139およびIUパイプ149によって図11に示すようにパイプライン処理される。ここで、ストールステージ234-236は、FMフィールド201 aおよび201 bの値にしたがってサブ命令に順序をつけて実行する場合に、一方のサブ命令の実行を遅延させるために挿入されるパイプラインステージである。

[0054]

次に、プロセッサ510に対して定義されたサブ命令の一覧を示す。この一覧 において、各サブ命令のニーモニックを大文字で、その処理内容を各ニーモニッ クの右側に、それぞれ示す。

[0055]

ロード/ストア命令

LDB 符号拡張してレジスタに1バイトをロード

LDBU ゼロ拡張してレジスタに1バイトをロード

LDH 符号拡張してレジスタに半ワードをロード

LDHH レジスタ上位に半ワードをロード

LDHU ゼロ拡張してレジスタに半ワードをロード

LDW レジスタに1ワードをロード

LD2W 2つのレジスタに2ワードをロード

LD4BH 符号拡張して4つの半ワードレジスタに4つのバイトをロード

LD4BHU ゼロ拡張して4つの半ワードレジスタに4つのバイトをロード

LD2H 2つのレジスタに2つの半ワードをロード

STB レジスタから1バイトをストア

STH レジスタから半ワードをストア

STHH レジスタ上位から半ワードをストア

STW レジスタから1ワードをストア

ST2W レジスタから2ワードをストア

ST4HB 4 つの半ワードレジスタから4 つのバイトをストア

ST2H 2つのレジスタから2半ワードをストア

MODDEC 5ビット即値によってレジスタ値をデクリメント

MODINC 5ビット即値によってレジスタ値をインクリメント

転送命令

MVFSYS 制御レジスタから汎用レジスタに転送

MVTSYS 汎用レジスタから制御レジスタに転送

MVFACC アキュムレータから1ワードを転送

MVTACC 2つの汎用レジスタから2ワードをアキュムレータに転送

比較命令

CMPcc 比較

cc= EQ(000), NE(001), GT(010), GE(011), LT(100),

LE(101), PS-both positive(110), NG-both negative(111)

CMPUcc 符号なし比較

cc=GT(010),GE(011),LT(100),LE(101)

算術演算命令

ABS 絶対値

ADD 加算

ADDC キャリー付加算

ADDHppp 半ワード加算

ppp=LLL(000),LLH(001),LHL(010),LHH(011),

HLL(100), HLH(101), HHL(110), HHH(111)

ADDS 第3オペランドの符号をレジスタRbに加算

ADDS2H 2つの半ワードに符号を加算

ADD2H 2対の半ワードを加算

AVG 正の無限大方向の丸めによる平均

AVG2H 正の無限大方向の丸めにより2対の半ワードを平均

JOINpp 2つの半ワードをジョイン

pp=LL(00),LH(01),HL(10),HH(11)

SUB 減算

SUBB ボロー付の減算

SUBHppp 半ワードの減算

ppp=LLL(000),LLH(001),LHL(010),LHH(011),

HLL(100), HLH(101), HHL(110), HHH(111)

SUB2H 2対の半ワードの減算

論理演算命令

AND 論理AND

OR 論理OR

NOT 論理NOT

XOR 排他的論理OR

ANDFG フラグの論理AND

ORFG フラグの論理OR

NOTFG フラグの論理NOT

XORFG

フラグの排他的論理OR

シフト演算命令

SRA

右に算術シフト

SRAHp

右に半ワードを算術シフト p=L(0),H(1)

SRA2H

2つの半ワードを右に算術シフト

SRC

レジスタを連接して右にシフト

SRL

右に論理シフト

SRLHp

半ワードを右に論理シフト p=L(0),H(1)

SRL2H

2つの半ワードを右に論理シフト

ROT

右ローテイト

ROT2H

2つの半ワードを右ローテイト

ビット演算命令

BCLR

ビットをクリア

BNOT

ビットを反転

BSET

ビットをセット

BTST

ビットをテスト

分岐命令

BRA

分岐

BRATZR

ゼロなら分岐

BRATNZ

ゼロでなければ分岐

BSR

サブルーチンに分岐

BSRTZR

ゼロならサブルーチンに分岐

BSRTNZ

ゼロでなければサブルーチンに分岐

DBRA

遅延分岐

DBRAI

即值付遅延分岐

DBSR

サブルーチンへの遅延分岐

DBSRI サブルーチンへの即値付遅延分岐

DJMP 遅延ジャンプ

DJMPI 即值付遅延分岐

DJSR サブルーチンへの遅延ジャンプ

DJSRI サブルーチンへの即値付遅延ジャンプ

JMP ジャンプ

JMPTZR ゼロならジャンプ

JMPTNZ ゼロでなければジャンプ

JSR サブルーチンに分岐

JSRTZR ゼロならサブルーチンにジャンプ

JSRTNZ ゼロでなければサブルーチンにジャンプ

NOP ノーオペレーション

0S関連命令

TRAP トラップ

REIT 例外、割込およびトラップからの復帰

DSP算術演算命令

MUL 乗算

MULX 拡張精度の乗算

MULXS 拡張精度での乗算および左へのシフト

MULX2H 拡張精度で2対の半ワードを乗算

MULHXpp 拡張精度で2つの半ワードを乗算

pp=LL(00),LH(01),HL(10),HH(11)

MUL2H 2対の半ワードを乗算

MACd 乗算および加算 (d=0,1)

MACSd 乗算、左1ビットシフト、加算 (d=0,1)

MSUBd 乗算および減算 (d=0,1)

MSUBSd 乗算、左1ビットシフト、減算 (d=0,1)

SAT サチュレート

SATHH ワードオペランドを上位半ワードにサチュレート

SAHL ワードオペランドを下位半ワードにサチュレート

SATZ 正数にサチュレート

SATZ2H 2つの半ワードを正数にサチュレート

SAT2H 2つの半ワードオペランドをサチュレート

繰返し命令

REPEAT 1 ブロックの命令を繰返す

REPEATI 1ブロックの命令を即値付繰返す

デバッガサポート命令

DBT デバッグトラップ

RTD デバッグ割込およびトラップからの復帰

図12に、図1に示すプロセッサ510がアドレスバス31、データバス32 および制御バス33を介して外部の各メモリ520~523をアクセスする場合のアドレスマップを示す。図12に示されるように、メモリ520~522はそれぞれ、RAM用アドレス領域575(H'22200000-H'223FFFF8)、データメモリ用アドレス領域571(H'10000000-H'17FFFF8)、ネイティブ命令メモリ用アドレス領域572(H'18000000-H'17FFFF8)にマップされる。メモリ523は、命令コードの変換を行なわずにリードライトする場合にはアドレス領域574(H'21000000-H'211FFFF8)にマップされ、命令コードの変換を伴ってリードする場合はアドレス領域573(H'20000000-H'20FFFF8)にマップされる。

[0056]

プロセッサ510から見ると、メモリ523のアドレスは図12に示すアドレス領域573およびアドレス領域574となる。アドレス領域574でメモリ523をアクセスする場合、2MBの空間の全バイト位置に有効なメモリがある。

一方、アドレス領域573でメモリ523をアクセスする場合、16MBの空間の整地された各8バイトの上位1バイトには有効なメモリがあるが、下位7バイトにはメモリは存在しない。

[0057]

なお、図5を参照して述べたことから明らかなように、外部のメモリは4バイトに整地されたアドレスによりアクセスされる。そのため外部のデータバス32は4バイト幅(32ビット幅)となる。したがって、アドレス領域572などをアクセスして命令メモリ522から一つのネイティブ命令(8バイトのVLIW命令)を読む場合、そのネイティブ命令のアクセスは2回に分けて行なわれる。具体的には、プロセッサがアドレスバス31に2回連続してアドレスを出力することにより、データバス32から4バイトのデータが2回連続して受取られる。バス幅変換回路560は、4バイト幅の信号線541から受ける4バイトのデータを8バイトのデータに変換して8バイト幅の信号線563に転送するためのものである。すなわち、バス幅変換回路560は、1回目の4バイトデータを信号線541から受取り一旦保持し、2回目の4バイトデータを信号線541から受取ると、1回目の4バイトデータと合わせた8バイトデータをネイティブ命令として出力する。

[0058]

バス幅変換回路 5 6 1 の機能も同様である。すなわち、アドレス領域 5 7 1 などをアクセスして 8 バイトのデータを読出または書込みする場合、 4 バイト幅の信号線 5 6 2 から 2 回の連続したメモリアクセスにより受ける 2 つの 4 バイトデータを 1 つの 8 バイトデータにしてデータバス 1 0 7 たの受ける 1 つの 8 ビットデータを 2 つの 4 ビットデータに分けて 2 回の連続したメモリアクセスにより信号線 5 6 2、セレクタ 5 3 7を介してデータバス 3 2 に出力する。

[0059]

なお、もしデータバス32のバス幅が64ビットであれば、バス幅変換回路560、561は不要である。この場合、信号線541および563は直接に接続される。同様に信号線562およびデータバス107は直接に接続される。

[0060]

上に構造を述べてきたプロセッサ510は以下のように動作する。最初に命令またはデータのアクセスがアドレス空間571~572、574~575に対して行なわれるHWトランスレーションなしのメモリアクセス時について説明する。この場合、図1を参照して、制御バス33上の信号により、アクセス対象となるメモリのチップセレクト信号をアサートする。図5に示すセレクタ535および538で信号線542上の信号を選択してアドレスバス31にアドレスの下位24ビットを出力する。このとき、アクセスが命令リードか、データリードか、またはデータライトかに依存して、セレクタ536~538が制御され命令バス105、データバス107およびデータバス32の接続関係とデータの流れが制御される。その結果、トランスレーション回路540の出力ではなく、セレクタ537の出力がセレクタ536によって選択され命令として信号線105を介してプロセッサコア100に与えられる。

[0061]

命令アクセスがアドレス空間573に行なわれる、HWトランスレーション付きのメモリアクセス時は、制御部532が信号線546を介してトランスレーション回路540、セレクタ535および536を制御し、メモリ523からフェッチしたJAVAバイトコードをネイティブ命令に変換して命令バス105上に出力する。このとき、命令アドレスバス104からセレクタ531を介して信号線542に、さらにアドレス信号シフト回路534に入力されたアドレス値は、アドレス信号シフト回路534によって3ビット右にシフトされる。すなわちアドレス値は1/8の値となって信号線545上に出力され、トランスレーション回路540に入力される。

[0062]

図6を参照して、トランスレーション回路540のアドレス管理回路554は、信号線545を介して入力された、アドレス領域573のアドレス値をアドレス領域574にマップしなおして信号線544上に出力する。この信号が図5に示されるセレクタ538を介してアドレスバス31上に出力される。その結果メモリ523がアクセスされ、JAVAバイトコードがフェッチされる。

[0063]

このときのトランスレーション回路 5 4 0 の動作の詳細を図 6 を参照して説明する。アドレス管理回路 5 5 4 は、信号線 5 4 5 から入力されたアドレス値を、直前に入力されたアドレス値と比較し、対応する J A V A バイトコードが入力バッファメモリ 5 5 1 から変換器 5 5 2 に出力させる。

[0064]

対応するJAVAバイトコードが入力バッファメモリ551内に存在していない場合、アドレス管理回路554は、信号線545を介して入力された、アドレス領域573の下位24ビットのアドレス値をアドレス領域574の下位24ビットのアドレス値としてメモリ523をアクセスするための制御信号を制御信号線546上に出力する。この際、JAVAバイトコードを整地された4バイト単位にフェッチするため、アドレス管理回路554から信号線544上に出力される24ビットのアドレス値の下位2ビットは、入力されたアドレス値にかかわらず常に0である。このアドレス値は図5に示すようにセレクタ538によって選択され、アドレスバス31上に出力される。これにより、JAVAバイトコードは4バイト単位でメモリ523からデータバス32を通して入力バッファメモリ551にフェッチされる。

[0065]

図13を参照して、命令コード変換部370が変換するJAVA命令とVLI W命令との関係は以下のとおりである。たとえば1バイトのJAVA命令401は8バイトのVLIW命令411に変換される。JAVA命令401は1バイトなので、このJAVA命令401はJAVA命令用メモリ523を1回アクセスするだけで読出すことができる。変換後のVLIW命令411は出力バッファ553を経由して信号線539上に出力される。今度はセレクタ536は、アドレスがアドレス領域573の内部であるので、信号線539上の命令を選択してプロセッサコア100に与える。

[0066]

2バイトのJAVA命令402は2つの8バイトのVLIW命令412a、412bに変換される。5バイトのJAVA命令404は3つの8バイトのVLIW命令414a、414bおよび414cに変換される。JAVA命令403、JAVA命令406~408などについても同様で、JAVA命令403はVLIW命令413に、JAVA命令406はVLIW命令416に、JAVA命令407はVLIW命令417に、JAVA命令408は3つの8バイトのVLIW命令418a~418cに、それぞれ変換される。

[0067]

図14に、コア100がメモリ領域573のアドレスで命令アクセス要求をしてからメモリ523がアクセスされてJAVAバイトコードがフェッチされ、ネイティブ命令に変換されてコア100へ転送される間のデータの流れを示す。コア100がメモリ領域573のアクセスを行なうときは、これは必ずネイティブ命令のフェッチである。したがってコア100は常に8バイトに整地されたアドレスをバスインターフェース部503に出力する。

[0068]

メモリ領域573のアドレスはバスインターフェース部503でメモリ領域574のアドレスとして出力されメモリ523に対するアクセスが行なわれる。メモリ領域573は仮想的なJAVAバイトコード領域である。そのため、実際のメモリ523をアクセスしてフェッチされたJAVAバイトコード(非ネイティブ命令)はバスインターフェース部503でネイティブ命令に変換されてバス105からコア100へ転送される。つまり、コア100から見るとメモリ領域573の16MBのネイティブ命令が1/8に圧縮され、メモリ領域574の2MBのJAVAバイトコードとしてメモリ523に保存されている。そしてバスインターフェース部503がメモリ523から4バイト単位でフェッチしたJAVAバイトコードを一旦入力バッファ551に蓄え、さらに入力バッファ551から変換器552に読出してネイティブ命令への変換を行なって出力バッファメモリ553を介してコア100に出力することで命令コードを伸長する機能を実現する。

[0069]

なお、アドレス領域574をアクセスするときは、プロセッサ510はJAV A命令メモリ523に記憶されたJAVAバイトコードをデータとしてアクセスすることができる。したがってフェッチすべきJAVAバイトコードを指定するアドレスはデータアドレスバス106を介してアドレスバス31に転送され、JAVAバイトコードはデータバス32を介してメモリ523からデータバス107へ転送される。プロセッサ510は、「ソフトウェアインタープリタ」と呼ばれるネイティブ命令で記述されたソフトウェアを用いて、データとしてフェッチしたJAVAバイトコードを実行することができ、または「ソフトウェアトランスレータ」と呼ばれるネイティブ命令で記述されたソフトウェアを用いてデータとしてフェッチしたJAVAバイトコードをネイティブ命令に変換し、その後実行することができる。したがって本実施の形態によるプロセッサ501は、ハードウェアトランスレータ、ソフトウェアトランスレータ、およびソフトウェアインタープリタのいずれの方法によっても、JAVAバイトコードのような非ネイティブ命令で記述されたプログラムを実行できるようサポートされている。

[0070]

なおプロセッサがどのような基準にしたがってハードウェアトランスレータ、 ソフトウェアトランスレータ、およびソフトウェアインタープリタのいずれかを 選択してJAVAバイトコードを実行するかについては、たとえば2000年1 2月4日出願の、本願出願人と同一出願人による特願2000-368729号 において検討されている。

[0071]

図15~図20は、変換器372でJAVA命令をVLIW命令に変換したときの具体的な例を示す。なお、JAVA命令についてはTim Lindholm and Frank Yellin, "The Java Virtual Machine Specification Second Edition," Sun Microsystems, Inc., 1999に詳しく記載されている。

[0072]

図15を参照して、1バイトのJAVA命令「iadd」はサブ命令「LDW R61, @ (R63+, R0)」とサブ命令「ADD R62, R62, R61」とを順に実行する1つのVLI W命令に変換される。「iadd」はスタックトップから1番目のデータと2番目の

データとである2つの32ビット整数を加算してスタックに書き戻すJAVA命令である。プロセッサ510ではスタックトップのデータはレジスタR62に配置され、レジスタR63がスタックトップの次のデータのアドレスを示す。したがって、プロセッサ510では、JAVA命令「iadd」のオペレーションを、スタックトップから2番目の32ビットデータをレジスタR61にロードしてレジスタR62を4インクリメントするオペレーションを行なうサブ命令「LDW R61, @(R63+, R0)」と、レジスタR62とレジスタR61との2つの32ビット整数を加算してその結果をレジスタR62に書込むオペレーションを行なうサブ命令「ADD R62, R62, R61」とでエミュレートすることができる。このとき、PC値については、1つのVLIW命令を実行したことによりプロセッサ510のPC値を8番地進めることで、JAVA命令「iadd」の実行に対応してPC値を1進めることをエミュレートする。

[0073]

図16を参照して、2バイトのJAVA命令「iload」は、1つのサブ命令「ADD/CN R50, #(0||vindex)」を持つVLIW命令と、サブ命令「STW R62, @(R63-, R4)」とサブ命令「LDW R62, @(R10, R50)」とを順次に実行するVLIW命令に変換される。「iload」はローカル変数領域から32ビット整数をフェッチしてスタックトップに保存するJAVA命令である。プロセッサ510ではこれを、レジスタR50にローカル変数のインデックス値をロードするサブ命令「ADD/CN R50, #(0||vindex)」と、レジスタR62をスタックトップから2番目にプッシュするサブ命令「STW R62, @(R63-, R4)」と、スタックトップであるレジスタR62にローカル変数領域からデータをロードするサブ命令「LDW R62, @(R10, R50)」とに分解することによりシミュレートする。

[0074]

なお、ここでレジスタR4には、値「-4」を保持し、レジスタR10にはローカル変数領域のベースアドレスを保持する。PC値については2つのVLIW命令を実行したことによりプロセッサ510のPC値を16番地進めることで、JAVA命令「iload」の実行に対応してPC値を2番地進めることをシミュレートする。

[0075]

図17を参照して、3バイトのJAVA命令「ifeq」は、サブ命令「ADD R62, R61, R0」とサブ命令「NOP」とを並列に実行するVLIW命令と、サブ命令「LDW R62, @(R63+, R0)」とサブ命令「NOP」とを並列に実行するVLIW命令と、1つのサブ命令「BRATZR/CN R62, #(s||branchbyte1||branchbyte2)」を実行するVLIW命令とに分解される。命令「ifeq」はスタックトップのデータが「0」なら分岐するJAVA命令である。プロセッサ510ではこれを、レジスタR62をレジスタR61にコピーするサブ命令「ADD R62, R61, R0」と、スタックトップから2番目のデータをレジスタR62にポップするサブ命令「LDW R62, @(R63+, R0)」と、レジスタR61がゼロなら分岐するサブ命令「BRATZR/CN R62, #(s||branchbyte1||branchbyte2)」とに分解し、これら3つのサブ命令と2つのNOP命令とを組合せて、計3つのVLIW命令でシミュレートする。PC値については、3つのVLIW命令を実行したことによりプロセッサ510のPC値を24番地進めることで、JAVA命令「ifeq」の実行に対応してPC値を3番地進めることをシミュレートする。

[0076]

図18を参照して、5バイトのJAVA命令「jsr_w」は、1つのサブ命令「OR R10,#(branchbyte1||branchbyte2||branchbyte3||branchbyte4)」からなる VLIW命令と、サブ命令「STW R62,@(R63-,R4)」とサブ命令「BSR R10」と を順次に実行するVLIW命令と、サブ命令「BRA #3」とサブ命令「NOP」とを 並列に実行するVLIW命令とに変換される。「jsr_w」は戻り先アドレスをスタックにプッシュして4バイトで指定されたアドレスのサブルーチンへジャンプ するJAVA命令である。プロセッサ510ではこの命令を、ジャンプ先アドレスをレジスタR10にロードするサブ命令「OR R10,#(branchbyte1||branchbyte2||branchbyte3||branchbyte4)」と、スタックトップのレジスタR62の値を スタックトップから2番目にプッシュするサブ命令「STW R62,@(R63-,R4)」と、戻り先アドレスをスタックトップであるレジスタR62に保存してレジスタR 10で指定されたアドレスのサブルーチンへジャンプするサブ命令「JSR R10」と、サブルーチンから復帰した後に2つのVLIW命令をスキップするための分

岐を行なうサブ命令「BRA #3」と、サブ命令「NOP」とに分解してシミュレートする。

[0077]

PC値については、3つのVLIW命令を実行し、2つのVLIW命令をスキップする分岐を行なうことによりプロセッサ510のPC値を40番地進めることで、JAVA命令「jsr_w」の実行に対応してPC値を5番地進めることをシミュレートする。

[0078]

図19と図20とは、複雑なJAVA命令を、VLIW命令からなりかつJAVA命令の機能を実行するサブルーチンをコールするVLIW命令に変換する例を示す。図19を参照して、この例では、浮動小数点数の加算を行なうJAVA命令「fadd」を、スタックトップのレジスタR62の値をスタックトップから2番目にプッシュするサブ命令「STW R62,@(R63-,R4)」と、戻り先アドレスをスタックトップであるレジスタR62に保存して#faddで指定されたアドレスのサブルーチンにジャンプするサブ命令「JSR #fadd」とを順次に実行するVLIW命令に変換する。プロセッサ510では、「fadd」のオペレーションをサブルーチン中で行ない、PC値の更新に関しては、一つのVLIW命令を実行することでプロセッサ510のPC値を8番地進めて「fadd」に対応するPC値を1番地進めることをシミュレートする。

[0079]

図20に示す例では、テーブルジャンプを行なうJAVA命令「tableswitch」を、スタックトップのレジスタR62の値をスタックトップから2番目にプッシュするサブ命令「STW R62,@(R63-,R4)」と、戻り先アドレスをスタックトップであるレジスタR62に保存して#tableswitchで指定されたアドレスのサブルーチンへジャンプするサブ命令「JSR #tableswitch」とを順次に実行するVLIW命令に変換する。プロセッサ510では、「tableswitch」のオペレーションとPC値の更新との両方をサブルーチン中でJAVA命令「tableswitch」で指定された各種パラメータをアクセスしてシミュレートする。このとき、プロセッサ510は、JAVA命令用(直結)アドレス領域125aでJAVA命令用の

トランスレータ付メモリ25をアクセスしてJAVA命令「tableswitch」で指 定された各種パラメータをデータとして読出す。

[0080]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0081]

【発明の効果】

請求項1に記載の発明によれば、非ネイティブ命令処理ルーチンとネイティブ 命令処理ルーチンとが混在するプログラムを高速に実行することができる。

[0082]

請求項2に記載の発明によれば、請求項1に記載の発明の効果に加えて、非ネイティブ命令の命令長とネイティブ命令の命令長とが異なる場合でも、プロセッサコアは命令長の違いを意識する必要がなく、非ネイティブ命令処理ルーチンとネイティブ命令処理ルーチンとが混在するプログラムを実行することが可能となる。

[0083]

請求項3に記載の発明によれば、請求項2に記載の発明の効果に加えて、非ネイティブ命令の命令長がネイティブ命令の命令長を2のn乗で除した大きさのとき、単純な回路だけで非ネイティブ命令をフェッチするためのアドレス変換を行なうことができる。

[0084]

請求項4に記載の発明によれば、請求項3に記載の発明の効果に加えて、非常 に単純な回路で非ネイティブ命令をフェッチするためのアドレス変換が行なえる

[0085]

請求項5に記載の発明によれば、このメモリインタフェースを有するプロセッ サコアは実行中の命令がネイティブ命令か、非ネイティブ命令かを判断すること なく命令を単純に実行することにより、非ネイティブ命令処理ルーチンとネイティブ命令処理ルーチンとが混在するプログラムを実行することができる。プロセッサコア内部ではネイティブ命令のみなので、プロセッサコアにおける実行を高速にすることができる。

[0086]

請求項6に記載の発明によれば、請求項5に記載の発明の効果に加えて、非ネイティブ命令の命令長とネイティブ命令の命令長とが異なる場合でも、プロセッサコアは命令長の違いを意識する必要がなく、プロセッサの構成に変更を加えずに非ネイティブ命令の処理ルーチンとネイティブ命令の処理ルーチンとが混在したプログラムを実行することができる。

[0087]

請求項7に記載の発明によれば、請求項6に記載の発明の効果に加えて、非ネイティブ命令の命令長がネイティブ命令の命令長を2のn乗で除した大きさのとき、単純な回路で非ネイティブ命令をフェッチするためのアドレス変換を行なうことができる。

[0088]

請求項8に記載の発明によれば、請求項7に記載の発明の効果に加えて、非常 に単純な回路で非ネイティブ命令をフェッチするためのアドレス変換が行なえる

【図面の簡単な説明】

- 【図1】 本発明の1実施の形態にかかる命令トランスレータ機能付メモリを備えたデータ処理装置のブロック図である。
 - 【図2】 図1に示すプロセッサ510のブロック図である。
- 【図3】 プロセッサ510が有するレジスタの一覧を表形式で示す図である。
 - 【図4】 プロセッサ510の制御レジスタ170の詳細を示す図である。
- 【図5】 プロセッサ510のバスインターフェース部503のブロック図である。
 - 【図6】 バスインターフェース部503のトランスレーション回路540

のブロック図である。

- 【図7】 プロセッサ510のパイプライン処理機構を説明するための図である。
- 【図8】 プロセッサ510で実行可能なVLIW命令のフォーマットを示す図である。
- 【図9】 プロセッサ510で実行可能なVLIW命令のサブ命令のフォーマットを示す図である。
- 【図10】 プロセッサ510のサブ命令のパイプライン処理方法を示すための図である
- 【図11】 プロセッサ510で2つのサブ命令をパイプライン処理する方法を説明するための図である。
 - 【図12】 図1に示すデータ処理装置のメモリマップを示す図である。
- 【図13】 JAVA命令を1または複数のVLIW命令に変換するときの命令間の対応を示す図である。
- 【図14】 メモリ523からJAVAバイトコードがフェッチされ、ネイティブ命令に変換されてコア100へ転送される間のデータの流れを示す図である。
 - 【図15】 JAVA命令をVLIW命令に変換する具体例を示す図である
 - 【図16】 JAVA命令をVLIW命令に変換する具体例を示す図である
 - 【図17】 JAVA命令をVLIW命令に変換する具体例を示す図である
 - 【図18】 JAVA命令をVLIW命令に変換する具体例を示す図である
 - 【図19】 JAVA命令をVLIW命令に変換する具体例を示す図である
 - 【図20】 JAVA命令をVLIW命令に変換する具体例を示す図である

【図21】 従来の旧命令エミュレーション機能付データ処理装置の概略ブロック図である。


【符号の説明】

510 プロセッサ、520 RAM、521 データメモリ、522 ネイティブ命令メモリ、523 JAVA命令メモリ、503 バスインターフェース部、540 トランスレーション回路、554 アドレス管理回路、552 変換器。


【書類名】

図面


【図1】



【図2】



【図3】




3


【図4】

15	0	31	F7																	ion.	
	0		0																	struct	
	0		F6																	Sin	
	0		0																	VETS/	
	0		F5																	Σ Σ	
	0		0																	upt a	
	0		F4									ģ							D)	nterri	
8	0	24	0	ed.				øj			isabl	nable	Q# D	_#C	,				w fla	eset i	
7	MD	23	F3	is us	nasn	ed.	oted.	nactiv	ctive.		psic	gise	<u>ol flac</u>	ol flag					verflo	yar.	Ę,
170b	ЯР		0	SM:Stack mode SM=0 Interrupt mode.SPI is used.	ow≡i osei illoue.oro is used. IE:Interriot enable	E=0 Interrupts are masked	IE=1 Interrupts are accepted. 3P:Repeat enable	RP=0 A block repeat is inactive.	¤tisa		MD=0 Modulo addressing is disabled.	essin	contr	:Execution control flag #1	Ď	g	ffag	ag	Accumulated Overflow flag	VA is cleared by a reset interrupt and MVTSYS instruction.	.vally/bullow liag
17	Ш		F2	pou.	ue.o able	are	are	repe	repea	able	addre	addre		ution	:General flag	:General flag	Saturation flag	Overflow flag	mulai	s clea	
	0	170d	0	SM:Stack mode SM=0 Interrupt	Sivi≕i Osei mode.o IF:Intermot enable	rupts	rupts	상	엉	MD:Modulo enable	onp.		Exec Exec	Exec	Gene	Gene	Satur	Sver	Accu	¥ ₹	
	0	1	F1	tack Inte		Inte	Inter	0 A b	1 A b	Nodu	∑: ⊙:	<u>₩</u>	• •	• •	Τ,	٠.	•::		••		
	0	90	0	SM:S	E.H	E E	무무	RP.	RP₌	ğ	₫:	ď,	요 i	I	잞	贸	F4(S	£ (<	F6(VA)	2//2	2
o 170a	0	,170c	F0	•	•	•	•)		•			•	•	•	•	•	•	•	•	
0	SM	16	0																		

【図5】




【図6】




変換後ネイティブ命令コード


【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】




出証特2001-3006755




【図17】


ifeq; Branch if equal to 0




ADD R61,R62,R ₱ | NOP



LDW R62,@(R63+,R ∮) | NOP




BRATZR R61,#(s | branchbyte1 | branchbyte2)






【図18】

jsr_w; Jumpto subroutine (wide index)



OR R10,R0,#(branchbyte1 || branchbyte2 || branchbyte3 || branchbyte4)



STW R62,@(R63-,R4)→JSR R10

0000	opcode	R62	R63	R4	1000	opcode		R10
------	--------	-----	-----	----	------	--------	--	-----

BRA#3 | NOP

0000	opcode	#3	000 0000	opcode	
------	--------	----	----------	--------	--

JAVA命令バイト数>VLIW命令数




【図19】


63 8 fadd S obcode JAVA命令をサブルーチンコールに変換 STW R62,@(R63-,R4)→JSR #fadd 31323536 188 **7**4 R63 fadd; Single float add **R62** epoodo 容替 fadd =98 0 34 0000



【図20】



【図21】



出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社



【書類名】

要約書

【要約】

【課題】 複数個の異なる命令体系の命令からなるプログラムを高速に実行可能 なデータ処理装置とそのためのメモリインターフェース装置を提供する。

【解決手段】 データ処理装置510のメモリインタフェース部503は、プロセッサコア100から外部メモリ空間へのアクセスのためのアドレス値を受け、外部メモリから命令をフェッチするための命令フェッチ回路と、外部メモリから受ける、プロセッサコア100に対する非ネイティブ命令をネイティブ命令に変換するための変換器と、プロセッサコア100から外部メモリ空間へのアクセス時のアドレス値が所定領域内にあるか否かに依存して、外部メモリ空間から読出された命令と、外部メモリ空間から読み出された命令を変換器で変換した結果の命令とのいずれかを選択的にプロセッサコア100に与えるための選択回路とを含む。

【選択図】

図 2